Logo von heise online

Suche
Abonnieren

Tägliche Top-News bei WhatsApp, Facebook Messenger, Telegram & Insta

preisvergleich_weiss

Recherche in 1.508.171 Produkten

Erich Bonnert 24

ISSCC: CPU-Caches lernen Platz und Strom zu sparen [Update]

Einen Teil ihrer Rechenleistung ziehen moderne Prozessorarchitekturen aus ihrem integrierten und sehr schnellen Pufferspeicher. Diese Caches bestehen fast immer aus SRAM-Zellen, die jeweils aus sechs Transistoren aufgebaut sind (6T-SRAM). Der Flächenbedarf von 6T-SRAM ist recht hoch, die "On-Die"-Caches okkupieren mittlerweile einen erheblichen, manchmal sogar den größten Teil der gesamten Siliziumfläche aktueller Prozessoren. Deshalb tragen Caches ganz wesentlich zu den Energieverlusten und Kosten des Prozessors bei.

Den Flächenbedarf wollen IBM-Entwickler durch die Verwendung von besonders schnellem "eingebettetem" DRAM (eDRAM) mindern. DRAM benötigt nur einen Transistor, einen Speicherkondensator und deshalb weniger Fläche als 6T-SRAM; die kleinste bisher vorgestellte 6T-SRAM-Zelle in 45-nm-Technik soll 0,248 Quadratmikrometer groß sein, doch wenn es auf besonders geringe Leckleistung ankommt, wächst der Platzbedarf deutlich.

In der ab 2008 erwarteten 45-Nanometer-SOI-Fertigungstechnik will IBM eDRAM-Zellen realisieren, die sich mit einer Random-Zugriffszeit von 1,5 Nanosekunden auch als SRAM-Ersatz eignen sollen. Typische 6T-SRAMs liefern laut IBM Daten innerhalb von 0,8 bis 1 ns, während konventionelles DRAM bestenfalls 10 ns erreicht.

[Update:] Laut IBM misst eine 45-nm-eDRAM-Zelle lediglich etwa 0,13 Quadratmikrometer und benötigt deutlich weniger Energie als eine 6T-SRAM-Zelle, nämlich bei Zugriffen lediglich etwa 80 Prozent und im Ruhezustand nur etwa 20 Prozent. Man erwarte, künftig die Größe der Caches um den Faktor drei bis vier steigern zu können. Für die jeweils 4 MByte großen L3-Caches der speziellen PowerPC-440-Prozessoren im Superrechner BlueGene/L hat IBM bereits eDRAM in Kleinserie und 130-nm-Technik gefertigt. Das 45-nm-eDRAM soll aber auch schnell genug sein, um als L1-Cache zu arbeiten.

Schon jetzt gibt es Server-Prozessoren mit bis zu 24 MByte L3-Cache (Itanium 2). Der Power6-Doppelkern soll 8 MByte On-Die-Cache haben, kommt aber wohl wie seine Vorgänger auch auf Multi-Chip-Modulen mit zusätzlichem Cache zum Einsatz.

Die Idee, eDRAM statt SRAM als Cache zu verwenden, ist alles andere als neu: so genanntes 1T-SRAM ist schon seit Jahren im Einsatz. AMD experimentiert mit Z-RAM, Intel mit Floating Body Cells, T-RAM kommt bei DRAM ohne Kondensator aus.

Intel stellt auf der ISSCC eine besonders sparsame 6T-SRAM-Bauform für den Cache von Mobilprozessoren vor. Diese wahrscheinlich im Ultra-Low-Power-65-nm-Prozess P1265 gefertigten Zellen sollen mit 0,667 Quadratmikrometern zwar größer sein als bei Intels gewöhnlichen 65-nm-SRAM-Caches (0,57 Quadratmikrometer), aber bei 0,5 Volt Spannung ihre Daten erhalten können und dabei lediglich 12 Mikroampere Leckstrom pro Megabit durchlassen. Bei 1,2 Volt sind die Sparzellen laut Intel für 1,2 GHz gut – keine Rekordwerte, aber vielleicht genug für die versprochenen UMPC-Prozessoren und ein Schritt weiter auf dem Weg, x86-Technik bis in Handys zu treiben. Stromspar-Zusatztricks wie Schlaftransistoren (das Abschalten der Stromversorgung von unbenutzten Funktionsblöcken, also "Power Gating") sowie Clock Gating (das Aussetzen der Taktfrequenz an Funktionsblöcken) kommen ja bereits seit einiger Zeit zum Einsatz.

Das Wachstum der Caches macht den Chip-Designern aber nicht nur Schwierigkeiten durch den Platz- und Strombedarf, sondern bringt auch neue, geradezu esoterische Probleme: Das tatsächliche Verhalten der riesigen SRAM-Felder auf den fertigen Chips lässt sich mit den bisherigen Entwicklungs-Tools immer schlechter vorhersagen. Diese "SRAM Variability", so befürchten manche Forscher, könnte den Fortschritt der Chip-Technik empfindlich bremsen.

Zur ISSCC 2007 siehe auch:

(Erich Bonnert) / (ciw)

24 Kommentare

Anzeige
  1. Phase Change Memory mit drei Bits pro Zelle

    Phase Change Memory mit drei Bits pro Zelle

    Mit einer experimentellen Triple-Level-Cell-Version wollen IBMs Forscher dem Durchbruch des Flash-Nachfolgekandidaten Phase Change Memory auf die Sprünge helfen.

  2. AMD stellt neue Prozessoren für Business-PCs vor

    AMD stellt neue Prozessoren für Business-PCs vor

    AMDs neue Bristol-Ridge-Prozessoren für die AM4-Plattform sollen effizienter arbeiten und ebnen den Weg für kommende Systeme mit Zen-Prozessoren. Die Prozessorfamilie ist insbesondere für Business-PCs interessant.

  3. AMD: Zen-Prozessoren starten im ersten Quartal 2017

    AMD Zen Livestream

    Im Livestream einer "Advance Preview" will AMD am 13. Dezember die Vorzüge der kommenden Zen-Prozessoren in Gaming-PCs demonstrieren.

  4. Skylake-Prozessoren mit Iris-Pro-Grafik für Desktop-PCs

    Skylake R

    Intel hat seine Preisliste um drei Core-i-CPUs der sechsten Generation mit leistungfähiger Iris-Pro-GPU und Embedded DRAM erweitert. Letzterer bindet im Prozessor nun an anderer Stelle an.

  5. Alle Meldungen aus Weitere News zum Thema
  1. Zur AMD-Kritik am BAPCo SYSmark 2014

    AMD zum Benchmark BAPCo SYSmark 2014

    In einem YouTube-Video behaupten AMD-Mitarbeiter, der Windows-Benchmark BAPCo SYSmark 2014 bilde die Leistungsfähigkeit von AMD-Prozessoren nicht realistisch ab. Aber welcher Benchmark tut das überhaupt?

  2. Linux: Quelloffene 3D-Treiber beherrschen jetzt OpenGL 4.1

    Einige Open-Source-Grafiktreiber für Grafikchips von AMD und Nvidia unterstützen jetzt OpenGL 4.1. Linux-Spiele können dadurch die Möglichkeiten moderner Grafikprozessoren jetzt besser nutzen und so realistischere Spielewelten schaffen.

  3. c't uplink 14.3: Das nächste Windows, Android Tuning-Apps und Broadwell-E übertakten

    c't uplink 14.3

    In der aktuellen Folge c't uplink sprechen wir über das nächste Windows und über Tools, die Android optimieren sollen. Außerdem haben wir die 10-Kern-Version von Intels Broadwell-E übertaktet.

  4. Alle Meldungen aus Ähnliche Artikel
  1. "Großes Finale": Cassini meldet sich nach Flug zwischen dem Saturn und seinen Ringen

    "Großes Finale": Cassini meledet sich nach Flug zwischen Saturn und Ringen

    Einen Tag nach dem ersten Abtauchen zwischen den Saturn und seine Ringe hat sich die NASA-Sonde Cassini zurückgemeldet. Eine Antenne in Kalifornien empfängt die heiß ersehnten Daten. Offenbar lief alles nach Plan, freut sich die NASA.

  2. Streaming-Tipp: "Die Amiga-Story" vorab in der ZDF-Mediathek

    Streaming-Tipp: "Die Amiga-Story" vorab in der ZDF-Mediathek

    Auch nach über 30 Jahren hat der Commodore Amiga eine riesige Fan-Gemeinde, die sich auf die Dokumentation "Die Amiga-Story" freuen dürfte. Seit 10 Uhr lässt sich die Dokumentation aus der ZDF-Mediathek abrufen.

  3. USA: Auftakt zum Ende der Netzneutralität

    Person hält US-Wimpel hoch

    Der neue Vorsitzende der Regulierungsbehörde FCC möchte der Netzneutralität die rechtliche Grundlage entziehen. Er baut auf freiwillige Selbstbeschränkungen der Telecom-Konzerne.

  4. Kumulatives Update für Windows 10: Lockscreen wieder abschaltbar

    Kumulatives Update für Windows 10: Lockscreen wieder abschaltbar

    Mit einem kumulativen Patch für Windows 10 in Version 1703 kommt eine Komfortfunktion zurück, die Microsoft den Anwendern erst vor neun Monaten weggenommen hatte.

  5. Alle Meldungen aus Themen im Trend
Anzeige