Logo von heise online

Suche
Erich Bonnert 24

ISSCC: CPU-Caches lernen Platz und Strom zu sparen [Update]

Einen Teil ihrer Rechenleistung ziehen moderne Prozessorarchitekturen aus ihrem integrierten und sehr schnellen Pufferspeicher. Diese Caches bestehen fast immer aus SRAM-Zellen, die jeweils aus sechs Transistoren aufgebaut sind (6T-SRAM). Der Flächenbedarf von 6T-SRAM ist recht hoch, die "On-Die"-Caches okkupieren mittlerweile einen erheblichen, manchmal sogar den größten Teil der gesamten Siliziumfläche aktueller Prozessoren. Deshalb tragen Caches ganz wesentlich zu den Energieverlusten und Kosten des Prozessors bei.

Den Flächenbedarf wollen IBM-Entwickler durch die Verwendung von besonders schnellem "eingebettetem" DRAM (eDRAM) mindern. DRAM benötigt nur einen Transistor, einen Speicherkondensator und deshalb weniger Fläche als 6T-SRAM; die kleinste bisher vorgestellte 6T-SRAM-Zelle in 45-nm-Technik soll 0,248 Quadratmikrometer groß sein, doch wenn es auf besonders geringe Leckleistung ankommt, wächst der Platzbedarf deutlich.

In der ab 2008 erwarteten 45-Nanometer-SOI-Fertigungstechnik will IBM eDRAM-Zellen realisieren, die sich mit einer Random-Zugriffszeit von 1,5 Nanosekunden auch als SRAM-Ersatz eignen sollen. Typische 6T-SRAMs liefern laut IBM Daten innerhalb von 0,8 bis 1 ns, während konventionelles DRAM bestenfalls 10 ns erreicht.

[Update:] Laut IBM misst eine 45-nm-eDRAM-Zelle lediglich etwa 0,13 Quadratmikrometer und benötigt deutlich weniger Energie als eine 6T-SRAM-Zelle, nämlich bei Zugriffen lediglich etwa 80 Prozent und im Ruhezustand nur etwa 20 Prozent. Man erwarte, künftig die Größe der Caches um den Faktor drei bis vier steigern zu können. Für die jeweils 4 MByte großen L3-Caches der speziellen PowerPC-440-Prozessoren im Superrechner BlueGene/L hat IBM bereits eDRAM in Kleinserie und 130-nm-Technik gefertigt. Das 45-nm-eDRAM soll aber auch schnell genug sein, um als L1-Cache zu arbeiten.

Schon jetzt gibt es Server-Prozessoren mit bis zu 24 MByte L3-Cache (Itanium 2). Der Power6-Doppelkern soll 8 MByte On-Die-Cache haben, kommt aber wohl wie seine Vorgänger auch auf Multi-Chip-Modulen mit zusätzlichem Cache zum Einsatz.

Die Idee, eDRAM statt SRAM als Cache zu verwenden, ist alles andere als neu: so genanntes 1T-SRAM ist schon seit Jahren im Einsatz. AMD experimentiert mit Z-RAM, Intel mit Floating Body Cells, T-RAM kommt bei DRAM ohne Kondensator aus.

Intel stellt auf der ISSCC eine besonders sparsame 6T-SRAM-Bauform für den Cache von Mobilprozessoren vor. Diese wahrscheinlich im Ultra-Low-Power-65-nm-Prozess P1265 gefertigten Zellen sollen mit 0,667 Quadratmikrometern zwar größer sein als bei Intels gewöhnlichen 65-nm-SRAM-Caches (0,57 Quadratmikrometer), aber bei 0,5 Volt Spannung ihre Daten erhalten können und dabei lediglich 12 Mikroampere Leckstrom pro Megabit durchlassen. Bei 1,2 Volt sind die Sparzellen laut Intel für 1,2 GHz gut – keine Rekordwerte, aber vielleicht genug für die versprochenen UMPC-Prozessoren und ein Schritt weiter auf dem Weg, x86-Technik bis in Handys zu treiben. Stromspar-Zusatztricks wie Schlaftransistoren (das Abschalten der Stromversorgung von unbenutzten Funktionsblöcken, also "Power Gating") sowie Clock Gating (das Aussetzen der Taktfrequenz an Funktionsblöcken) kommen ja bereits seit einiger Zeit zum Einsatz.

Das Wachstum der Caches macht den Chip-Designern aber nicht nur Schwierigkeiten durch den Platz- und Strombedarf, sondern bringt auch neue, geradezu esoterische Probleme: Das tatsächliche Verhalten der riesigen SRAM-Felder auf den fertigen Chips lässt sich mit den bisherigen Entwicklungs-Tools immer schlechter vorhersagen. Diese "SRAM Variability", so befürchten manche Forscher, könnte den Fortschritt der Chip-Technik empfindlich bremsen.

Zur ISSCC 2007 siehe auch:

(Erich Bonnert) / (ciw)

24 Kommentare

Anzeige
  1. Phase Change Memory mit drei Bits pro Zelle

    Phase Change Memory mit drei Bits pro Zelle

    Mit einer experimentellen Triple-Level-Cell-Version wollen IBMs Forscher dem Durchbruch des Flash-Nachfolgekandidaten Phase Change Memory auf die Sprünge helfen.

  2. Computex: Erste Benchmarks von Desktop-Broadwell-Prozessoren

    Erste Benchmarks Broadwell-Prozessoren

    Auf der Computex konnten wir einige Performance-Messungen des Core i7-5775C absolvieren. Die integrierte GPU Iris Pro 6200 ist rund 20 Prozent schneller als der Vorgänger.

  3. Intel-Chef verabschiedet sich vom bisherigen "Moore's Law"

    Intel-CEO Brian Krzanich

    Intel-CEO Brian Krzanich erklärt unter Bezug auf das Moore'sche Gesetz, dass CMOS-Strukturverkleinerungen mittlerweile länger dauern. Daher bringt Intel Ende 2016 eine dritte Generation von 14-Nanometer-Prozessoren heraus statt 10-nm-Chips.

  4. Frühstart für Broadwell-C-Prozessoren

    Broadwell-C

    Bis zum offiziellen Verkaufsbeginn der fünften Core-i-Generation für Desktop-PCs dauert es noch einige Wochen. Erste Rechner mit den neuen CPUs sind aber schon jetzt aufgetaucht.

  1. Kernel-Log – Was 3.17 bringt (3): Treiber

    Der Linux-Kernel unterstützt 4K-Monitore und moderne Radeon-Chips besser. Thunderbolt soll nun auch bei Apple-Systemen funktionieren. Der Rauswurf von mehr als einem Dutzend Treibern dürfte den Codeumfang von 3.17 gegenüber seinen Vorgängern verkleinern.

  2. Kernel-Log – Was 3.15 bringt (5): Treiber

    Linux kann jetzt nicht nur den Video-Encoder der neuen Radeon-Chips ansprechen, sondern auch Nvidias neueste Grafikchipfamilie. Der neue Kernel unterstützt aktuelle Thinkpads besser und entlockt manchen USB-3.0-Datenträgern mehr Geschwindigkeit.

  3. Zur AMD-Kritik am BAPCo SYSmark 2014

    AMD zum Benchmark BAPCo SYSmark 2014

    In einem YouTube-Video behaupten AMD-Mitarbeiter, der Windows-Benchmark BAPCo SYSmark 2014 bilde die Leistungsfähigkeit von AMD-Prozessoren nicht realistisch ab. Aber welcher Benchmark tut das überhaupt?

  1. Neue Preview von Windows 10 schaut zweimal hin

    Neue Preview von Windows 10 schaut zweimal hin

    Mit der nächsten Insider Preview im Fast Ring lernt Windows 10 zwei Virenscanner zu beschäftigen, macht Umstiege von Pro auf Enterprise noch einfacher und optimiert die digitale Tinte.

  2. RIPE 72: Streit um letzte IPv4-Adressen

    RIPE 72: Streit um letzte IPv4-Adressen

    Die Auseinandersetzungen darüber, wer noch wieviele IPv4-Adressen bekommen darf, nehmen an Schärfe zu. Leidtragende könnten seriöse Firmen sein, die gegründet werden, nachdem der letzte IPv4-Adressblock vergeben ist.

  3. Unterwegs im DS E-Tense: Morgengöttin

    Citroen, Elektroautos, alternative Antriebe

    Manchmal öffnet sich ein Fenster in die Zukunft. Eins, das den Blick freigibt auf eine kommende und gute Zeit: DS, die dritte Marke des französischen PSA-Konzerns, hat im Rahmen der Formel E in Berlin die Studie E-Tense gezeigt

  4. Die Maker Faire Hannover 2016 hat eröffnet

    Die Maker Faire Hannover 2016 ist eröffnet

    Vorab-Premiere für den Bastler-Nachwuchs: Das Kreativ- und Technikfestival öffnete in diesem Jahr bereits am Freitag – exklusiv für Schulklassen. Ab Samstag sind dann alle willkommen, die sich für den kreativen Umgang mit Technik begeistern.

Anzeige